(3) 第二積分階段

當(dāng)t=t1時，S1轉(zhuǎn)接到B點，具有與vI相反極性的基準(zhǔn)電壓-VREF加到積分器的輸入端;積分器開始向相反方向進行第二次積分;當(dāng)t=t2時，積分器輸出電壓v0≥0，比較器輸出vC=0，時鐘脈沖控制門G被關(guān)閉，計數(shù)停止。在此階段結(jié)束時v0的表達式可寫為

設(shè)T2=t2-t1，于是有

設(shè)在此期間計數(shù)器所累計的時鐘脈沖個數(shù)為λ，則 T2=λTc

可見，T2與V1成正比，T2就是雙計分A/D轉(zhuǎn)換過程中的中間變量。

上式表明，在計數(shù)器中所得的數(shù)λ(λ=Qn-1···Q1Q0),與在取樣時間T1內(nèi)輸入電壓的平均值VI成正比的。只要VI

由于雙積分A/D轉(zhuǎn)換器在時間內(nèi)采的是輸入電壓的平均值，因此具有很強的抗工頻干擾的能力。尤其對周期等于T1或幾分之一的對稱干擾(所謂對稱干擾是指整個周期內(nèi)平均值為零的干擾)，從理論上來說，有無窮大的抑制能力。即使當(dāng)工頻干擾幅度大于被測直流信號，使得輸入信號正負變化時，仍有良好的抑制能力。由于在工業(yè)系統(tǒng)中經(jīng)常碰到的是工頻(50Hz)或工頻的倍頻干擾，故通常選定采樣時間T1總是等于工頻電源周期的倍數(shù)，如20ms或40ms等。另一方面，由于在轉(zhuǎn)換過程中，前后兩次積分所采用的同一積分器。因此，在兩次積分期間(一般在幾十到數(shù)百毫秒之間)，R、C和脈沖源等元器件參數(shù)的變化對轉(zhuǎn)換精度的影響均可忽略。

最后必須指出，在第二積分階段結(jié)束后，控制電路又使開關(guān)S2閉合，電容C放電，積分器回零。電路再次進入準(zhǔn)備階段，等待下一次轉(zhuǎn)換開始。

4.特點

(1)計數(shù)脈沖個數(shù)λ與RC無關(guān)，可以減小由RC積分非線性帶來的誤差。

(2)對脈沖源CP要求不變，只要在T1+T2時間內(nèi)穩(wěn)定即可。

(3)轉(zhuǎn)換精度高。

(4)轉(zhuǎn)換速度慢，不適于高速應(yīng)用場合。

單片集成雙積分式A/D轉(zhuǎn)換器有ADC-EK8B(8位，二進制碼)、ADC-EK10B(10位，二進制碼)、MC14433(7/2位，BCD碼)等。

更多資訊請關(guān)注：21ic模擬頻道

關(guān)鍵詞： ADC 雙積分 模數(shù)轉(zhuǎn)換器